Logic-VLA: A Temporal Logic Conditioned Vision-Language-Action Model

VLA 模型擅长听懂"飞到窗户那边"这类自然语言任务指令，但现实部署中往往还有更硬的约束——比如"任何时候都不能进入某禁飞区"、"必须在T秒内到达检查点后才能继续"——这类时序、安全性质用自然语言表述天然模糊，而且不同任务场景下约束会变，为每一种组合单独训练策略不现实。作者的思路是把这些约束用 Signal Temporal Logic（STL，形式化方法里描述连续信号时序性质的规约语言）显式表达出来，并让模型在推理时就能"读懂"并遵守它，同时不能明显破坏原本的自然语言任务完成度。

Logic-VLA 引入一个基于语法图（syntax-graph）的 STL 编码器，预训练用于捕捉时序逻辑语义——即把一条 STL 公式的抽象语法树/图结构编码成策略网络可用的条件向量，使模型能像理解语言指令一样"理解"形式化规约，并将其作为额外条件输入注入到 VLA 主干中。

第一阶段是 STL 条件监督微调（SFT）：在满足给定 STL 规约的演示数据上训练，让策略学会"看规约做事"。第二阶段是轨迹级偏好优化：构造满足/违反 STL 的成对 rollout（matched satisfying-violating pairs），用一种基于 flow-matching 的替代方法实现 Identity Preference Optimization（IPO），在轨迹层面强化"满足规约"相对于"违反规约"的偏好，而不是仅在单步动作上做偏好对齐。

评测在闭环四旋翼导航仿真中进行，环境为随机化的照片级真实感场景，并专门测试了对训练时未见过的 STL 公式的泛化能力。核心结论是：单个 Logic-VLA 策略就能根据推理时传入的不同 STL 规约调整行为，STL 满足率相比"看不懂规约"的基线策略大幅提升（24.8–40.7个百分点），而原本的自然语言任务完成率几乎没有受损（最多降 1.8pp）——不需要为每条规约单独训练一个专用策略。

这篇工作把形式化方法（STL/时序逻辑）和具身智能策略学习结合起来，属于"给 VLA/Agent 加可验证安全约束"这条路线，与具身 AI（closed-loop 机器人控制）和形式化方法两个关注方向都相关。其"同一策略、推理时切换规约"的思路，和 duplex/多约束场景下"策略需要按需响应不同实时约束"的问题在方法论上有一定共鸣，但本文聚焦静态安全规约而非实时交互协同，是相邻但不同的问题设定。